据韩媒ET News、Newsis等综合报道，三星电子正通过深化与电子设计自动化（EDA）及硅知识产权（IP）合作伙伴的关系，全力提升其2纳米晶圆代工制程的竞争力。此举旨在解决外界对三星低良率的质疑，并为2025年下半年的量产目标冲刺。

新思科技（Synopsys）、益华电脑（Cadence）及西门子（Siemens）三大EDA巨头近期相继表示，将加强与三星在2纳米制程SF2及SF2P上的合作。这些合作涵盖设计自动化、IP供应扩展、电力分析与验证技术优化等多个领域。据悉，三大EDA厂商已完成针对三星SF2和SF2P制程优化的EDA工具认证，这将有助于提升设计精确度并缩短开发周期。

此外，EDA厂商还将提供多元化IP产品组合，包括DDR5、LPDDR6、PCIe及UCIe等，同时深化与三星在2.5D及3D半导体封装技术上的合作。新思科技相关人士透露，未来将强化与三星在2025年和2026年即将量产的2纳米SF2及SF2P制程上的合作。双方还将利用三星2.5D先进封装I-Cube S技术，加速搭载高带宽存储器（HBM）的芯片设计。

西门子则通过其“Calibre 3D Stack”工具，开发基于硅中介层的晶粒间天线效应及静电放电（ESD）验证自动化技术。而益华电脑与三星晶圆代工事业部签订的多年期IP合约，将扩大在高端制程节点的AI技术合作，共同开发下一代存储器与界面解决方案。

三星作为全球唯一一家同时覆盖存储器、晶圆代工及先进封装的企业，其2纳米制程的量产计划备受关注。然而，业内近期有声音指出，台积电预计在2025年下半年量产的2纳米制程良率可达60~70%，而三星的良率则约为30~40%。为缩小差距，三星正积极布局人工智能（AI）、高效能运算（HPC）、车载等领域的核心IP。2022年，三星已掌握约4,000件IP，业内人士透露，截至2025年6月中旬，其IP数量应已超过5,000件。

此次合作能否助力三星突破良率瓶颈，实现2纳米制程的顺利量产，仍需拭目以待。